① 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—135684

Int. Ci.³
G 11 C 9/06
G 06 F 13/00

識別記号

庁内整理番号 8219—5B 7361—5B 砂公開 昭和59年(1984)8月3日

発明の数 1 審査請求 未請求

(全 3 頁)

❸パツフアメモリ間のデータパイパス方式

川崎市中原区上小田中1015番地

富士通株式会社内

②特 頤 昭58-9554

顧 昭58(1983)1月24日

⑫発 明 者 野嶋賢一

砂田

⑪出 顏 人 富士通株式会社

川崎市中原区上小田中1015番地

仍代 理 人 弁理士 松岡宏四郎

明 柳 書

1. 発閉の名称

バッファメモリ間のデータバイパス方式

2. 特許請求の範囲

パッファメモリを催えた中央処理装置と、該中 央処理装置を複数接続出来る記憶装置とを備えた スワップ方式のマルチプロセッサシステムに於て、 該記憶装置の書込みデータバスから統出しデータ バスペデータをパイパスする手段を設け、前記パッファメモリ間でデータ転送を必要とする場合、 彼パイパスする手段を経由して直接パッファメモリ間でデータの転送を行うことを特徴とするパッファメモリ間のデータバイパス方式。

3、発明の詳細な説明

(a)発明の技術分野

本発明はパッファメモリを備えた中央処理装置と、鉄中央処理装置を放敗接続出来る記憶装置(主記憶装置又は中央処理装置と主記憶装置間に設けられる中間パッファ記憶装置)とを備えたスワップ方式のマルチプロセッサシステムに係り、特 に様マルチプロセッサシステムに於けるプロセッ サ間のデータ転送時間を短縮するバッファメモリ 間のデータバイパス方式に関する。

(b) 従来技術と問題点

従来のパッファメモリを備えた中央処理装置と、 協中央処理装置を複数接続出来る記憶装置とを備えた。 ないまでは、ないのでは、ないでは、 はいれた。 にでいた。 にはいた。 にはいたいた。 にはいたいた。 にはいたいた。 にはいたいた。 にはいたいた。 にはいた

(c) 発劈の目的

本発明の目的は上記欠点を除く為。各中央処理 装置の内取中央処理装置で必要となったデータが、

特問昭59-135684(2)

他の中央処理装置のバッファメモリに存在する場合、 資他の中央処理装置からムーブアウトされたデータを記憶装置に書込むのと平行して要求元の 式中央処理装置へ該データをパイパスさせ、 転送 時間の短縮を計ることを可能とするパッファメモリ間のデータバイパス方式を提供することにある。 (d) 発明の構成

本発明の構成はバッファメモリを備えた中央処理装置と、独中央処理装置を複数接続出来る記憶装置と確定を確定した。 20 記憶装置の書込みデータパスから続出しデータパスペデータをパイパスする手段を投け、前記パッファメモリ間でデータの転送を行う様パッファメモリ間でデータの転送を行う様パッファメモリ間でデータの転送を行う様にしたものである。

(●) 発明の実施例

図は本発明の一実施例を示す回路のプロック図 である。中央処理装置しにはバッファメモリると、 パッファメモリるのアドレス情報、育効性等が記

3

格納すると共に、選択国路10を切り換えて統出しデータバス20を経てバッファメモリ3にデータが高いたことで中央処理装置10統出し動作は完全では、213に持続により14に変えれる。中央処理装置1が存在したデータの統出しを行うない、場合にアクセスしてデータの統出しを行うない、場合、メモリ14よりと経てバッファメモリ3に送出される。

中央処理装置 2 を中心とする動作の場合は上記と間様であるが、参照されるタグは 7 でパッファメモリ 3 よりムープアウトされたデータは書込みデータパス 1 9 を経て選択回路 1 1 . 1 2 を経由し、統出しデータパス 1 7 を経てパッファメモリ6 に転送される。

(1)発明の効果

以上説明した如く、本発明は各中央処理装置の 内或中央処理装置で必要となったデータが、伯の 使されるタグ 4 が内職され、中央処理装置 2 には パッファメモリ 6 と、パッファメモリ 6 のアドレス情報、有効性等が配復されるタグ 5 が内職される。配復装置 1 6 にはタグ 4 の内容がコピーされるタグ 9 かある。ここで中央処理装置 1 を中心にして動作を説明する。

中央処理装置1が必要とするデータがバッファメモリ3に無い時は、中央処理装置1は配憶装置1 ・ は、中央処理装置1は配憶装置 ものできたする。配憶装置16の製造 はののでは、中央処理装置10の製造 では、中央処理装置 ・ ののでは、アウトを設定 ・ ののでは、アウトのではないでは

中央処理装置のパッファメモリに存在する場合。 該他の中央処理装置からムープアウトされたデータを記憶装置に審込むのと平行して要求元の以中 央処理装置へ該データをパイパスさせ、転送時間の短額を計ることを可能とする為。その効果は大なるものがある。

4. 図面の簡単な説明

図は本発明の一実施例を示す国路のブロック図である。

1. 2 は中央処理装置、3. 6 はパッファメモリ、4. 5. 7. 9 はタグ、8 は制御国路、10. 11. 12 は選択国路、13. 15 はレジスタ、14 はメモリ、16 は記憶装置である。

代理人弁理士 松岡宝田



